5P雙精度算力
5P雙精度算力
相關文章 : 1篇
瀏覽 : 19次
通過對除法算法的研究,采用三級流水并精選SRT的冗余區域,在不減少運算精度的條件下,簡化硬件設計,用硬件描述語言(Verilog)實現了單精度和雙精度浮點數除法運算模塊,并使用隨機測試矢量對除法器進行驗證,結果與參考機比較誤差不超過2-64.如果采用SMIC 0.18μm CMOS工藝庫實現該設計,該除法單元在占用芯片面積為168173μm2的情況下工作頻率可達約455MHz.
推薦產品
列表欄目